太阳城集团

  • / 12
  • 下载费用:30 金币  

MRAM存储器、数据存储系统及数据读取方法.pdf

关 键 词:
MRAM 存储器 数据 存储系统 读取 方法
  专利查询网所有资源均是用户自行上传分享,仅供网友学习交流,未经上传用户书面授权,请勿作他用。
摘要
申请专利号:

CN201410283328.9

申请日:

2014.06.23

公开号:

CN105224241A

公开日:

2016.01.06

当前法律状态:

实审

有效性:

审中

法律详情: 专利申请权的转移IPC(主分类):G06F 3/06登记生效日:20170208变更事项:申请人变更前权利人:联想(北京)有限公司变更后权利人:北京联想核芯科技有限公司变更事项:地址变更前权利人:100085 北京市海淀区上地太阳城集团产业基地创业路6号变更后权利人:100176 北京经济技术开发区科创十四街99号33栋D栋2226号|||实质审查的生效IPC(主分类):G06F 3/06申请日:20140623|||公开
IPC分类号: G06F3/06; G06F12/08 主分类号: G06F3/06
申请人: 联想(北京)有限公司
发明人: 赵继勋
地址: 100085 北京市海淀区上地太阳城集团产业基地创业路6号
优先权:
专利代理机构: 北京集佳知识产权代理有限公司 11227 代理人: 王宝筠
PDF完整版下载: PDF下载
法律状态
申请(专利)号:

CN201410283328.9

授权太阳城集团号:

||||||

法律状态太阳城集团日:

2017.03.01|||2016.02.03|||2016.01.06

法律状态类型:

太阳城集团专利申请权、专利权的转移|||实质审查的生效|||公开

摘要

太阳城集团本发明实施例提供一种MRAM存储器、数据存储系统及数据读取方法,其中MRAM存储包括:接收数据操作命令的NAND接口;根据所述NAND接口所接收的数据操作命令,执行数据操作的MRAM阵列;获取并缓存MRAM阵列中待读取的数据,并将所述待读取的数据通过所述NAND接口输出的页缓冲器Page Buffer;其中,所述MRAM阵列通过所述页缓冲器与所述NAND接口相连。本发明实施例将NAND接口作为MRAM存储器的数据接口,同时将页缓冲器作为外部设备从MRAM存储器中读取出数据的区域,使得MRAM存储器读取数据的速率得到了提升。

权利要求书

权利要求书
1.  一种MRAM存储器,其特征在于,包括:
接收数据操作命令的NAND接口;
根据所述NAND接口所接收的数据操作命令,执行数据操作的MRAM阵列;
获取并缓存MRAM阵列中待读取的数据,并将所述待读取的数据通过所述NAND接口输出的页缓冲器PageBuffer;
其中,所述MRAM阵列通过所述页缓冲器与所述NAND接口相连。

2.  根据权利要求1所述的MRAM存储器,其特征在于,还包括:
分别与所述NAND接口和所述MRAM阵列相连,解析所述NAND接口所接收的数据操作命令,以控制所述MRAM阵列根据解析结果执行数据操作的至少一个译码器。

3.  根据权利要求1所述的MRAM存储器,其特征在于,还包括:
与所述MRAM阵列相连的X方向地址译码器;
和/或,与所述MRAM阵列相连的Y方向地址译码器;
和/或,命令译码器。

4.  根据权利要求1-3任一项所述的MRAM存储器,其特征在于,还包括:
双倍速率同步动态随机存储器DDR接口,和/或,静态随机存储器SRAM接口,和/或,串行外设接口SPI接口。

5.  一种数据存储系统,其特征在于,包括:NAND闪存控制器,及权利要求1-4任一项所述的MRAM存储器;所述NAND闪存控制器挂接在所述NAND接口上,用于控制所述MRAM存储器存取数据。

6.  一种数据读取方法,其特征在于,基于权利要求1-4任一项所述的MRAM存储器,所述方法包括:
NAND接口接收数据读取命令;
MRAM阵列确定与所述数据读取命令相对应的待读取数据;
页缓冲器PageBuffer获取并缓存所述待读取数据,并将所述待读取数据通过所述NAND接口输出。

7.  根据权利要求6所述的数据读取方法,其特征在于,所述MRAM阵列确定与所述数据读取命令相对应的待读取数据包括:
通过译码器解析所述NAND接口所接收的数据读取命令,并获取解析结果;
根据所述解析结果确定与所述数据读取命令相对应的数据读取地址;
确定与所述数据读取地址对应的数据为所述待读取数据。

8.  根据权利要求6或7所述的数据读取方法,其特征在于,所述页缓冲器获取并缓存所述待读取数据包括:
在所述MRAM阵列确定所述待读取数据后,接收所述MRAM阵列传输的所述待读取数据,缓存所述待读取数据。

9.  一种数据读取方法,其特征在于,基于一种数据存储系统,所述数据存储系统包括:NAND闪存控制器,及权利要求1-4任一项所述的MRAM存储器;所述NAND闪存控制器挂接在所述NAND接口上,用于控制所述MRAM存储器存取数据;所述方法包括:
所述NAND闪存控制器发送数据读取命令;
所述MRAM存储器的NAND接口接收数据读取命令;
所述MRAM存储器的MRAM阵列确定与所述数据读取命令相对应的待读取数据;
所述MRAM存储器的页缓冲器PageBuffer获取并缓存所述待读取数据,并在所述NAND闪存控制器的控制下,将所缓存的待读取数据通过所述NAND接口输出至所述NAND闪存控制器。

10.  根据权利要求9所述的数据读取方法,其特征在于,所述MRAM存储器的MRAM阵列确定与所述数据读取命令相对应的待读取数据包括:
通过MRAM存储器的译码器解析所述NAND接口所接收的数据读取命令,并获取解析结果;
根据所述解析结果确定与所述数据读取命令相对应的数据读取地址;
确定与所述数据读取地址对应的数据为所述待读取数据。

说明书

说明书MRAM存储器、数据存储系统及数据读取方法
技术领域
本发明涉及存储技术领域,更具体地说,涉及一种MRAM存储器、数据存储系统及数据读取方法。
背景技术
MRAM(MagneticRandomAccessMemory,非挥发性的磁性随机存储器)存储器是数据存储器的一种,由于MRAM存储器拥有静态随机存储器(SRAM)的高速读取写入能力,以及动态随机存储器(DRAM)的高集成度,基本上可以进行无限次地重复写入,因此MRAM存储器的应用较为广泛。
本发明的发明人在研究过程中发现:MRAM存储器虽然在数据的重复写入上具有较为突出的表现(基本上可以进行无限次地重复写入),然而MRAM存储器在进行数据读取时(如在作页(Page)读取时),MRAM存储器的数据读取速率相对于SRAM等存储器还是较慢,如何提升MRAM存储器的数据读取速率一直是本领域技术人员极为关注的问题。
发明内容
有鉴于此,本发明实施例提供一种MRAM存储器、数据存储系统及数据读取方法,以实现提升MRAM存储器的数据读取速率的目的。
为实现上述目的,本发明实施例提供如下技术方案:
一种MRAM存储器,包括:
接收数据操作命令的NAND接口;
根据所述NAND接口所接收的数据操作命令,执行数据操作的MRAM阵列;
获取并缓存MRAM阵列中待读取的数据,并将所述待读取的数据通过所述NAND接口输出的页缓冲器PageBuffer;
其中,所述MRAM阵列通过所述页缓冲器与所述NAND接口相连。
其中,所述MRAM存储器还包括:
分别与所述NAND接口和所述MRAM阵列相连,解析所述NAND接口所接收的数据操作命令,以控制所述MRAM阵列根据解析结果执行数据操作的至少一个译码器。
其中,所述MRAM存储器还包括:
与所述MRAM阵列相连的X方向地址译码器;
和/或,与所述MRAM阵列相连的Y方向地址译码器;
和/或,命令译码器。
其中,所述MRAM存储器还包括:
双倍速率同步动态随机存储器DDR接口,和/或,静态随机存储器SRAM接口,和/或,串行外设接口SPI接口。
本发明实施例还提供一种数据存储系统,包括:NAND闪存控制器,及上述所述的MRAM存储器;所述NAND闪存控制器挂接在所述NAND接口上,用于控制所述MRAM存储器存取数据。
本发明实施例还提供一种数据读取方法,基于上述所述的MRAM存储器,所述方法包括:
NAND接口接收数据读取命令;
MRAM阵列确定与所述数据读取命令相对应的待读取数据;
页缓冲器PageBuffer获取并缓存所述待读取数据,并将所述待读取数据通过所述NAND接口输出。
其中,所述MRAM阵列确定与所述数据读取命令相对应的待读取数据包括:
通过译码器解析所述NAND接口所接收的数据读取命令,并获取解析结果;
根据所述解析结果确定与所述数据读取命令相对应的数据读取地址;
确定与所述数据读取地址对应的数据为所述待读取数据。
其中,所述页缓冲器获取并缓存所述待读取数据包括:
在所述MRAM阵列确定所述待读取数据后,接收所述MRAM阵列传输的所述待读取数据,缓存所述待读取数据。
本发明实施例还提供一种数据读取方法,基于一种数据存储系统,所述数据存储系统包括:NAND闪存控制器,及上述所述的MRAM存储器;所述NAND闪存控制器挂接在所述NAND接口上,用于控制所述MRAM存储器存取数据;所述方法包括:
所述NAND闪存控制器发送数据读取命令;
所述MRAM存储器的NAND接口接收数据读取命令;
所述MRAM存储器的MRAM阵列确定与所述数据读取命令相对应的待读取数据;
所述MRAM存储器的页缓冲器PageBuffer获取并缓存所述待读取数据,并在所述NAND闪存控制器的控制下,将所缓存的待读取数据通过所述NAND接口输出至所述NAND闪存控制器。
其中,所述MRAM存储器的MRAM阵列确定与所述数据读取命令相对应的待读取数据包括:
通过MRAM存储器的译码器解析所述NAND接口所接收的数据读取命令,并获取解析结果;
根据所述解析结果确定与所述数据读取命令相对应的数据读取地址;
确定与所述数据读取地址对应的数据为所述待读取数据。
基于上述技术方案,本发明实施例提供的MRAM存储器,由NAND接口作为MRAM存储器的数据接口来接收数据操作命令,使得MRAM存储器能与 NAND闪存控制器相兼容,通过NAND闪存技术(NAND闪存技术的数据读取速度远大于写入速度),MRAM存储器能具有较大的数据读取速度;同时,通过页缓冲器缓存MRAM阵列中待读取的数据,以便外部设备从页缓冲器中读取出数据,由于MRAM阵列填充页缓冲器所需太阳城集团较短,并且页缓冲器具有较大的接口数据带宽,因此外部设备从本发明实施例提供的MRAM存储器中读取出数据的太阳城集团,要小于从NAND闪存中读取出数据的太阳城集团;本发明实施例将NAND接口作为MRAM存储器的数据接口,同时将页缓冲器作为外部设备从MRAM存储器中读取出数据的区域,使得MRAM存储器读取数据的速率得到了提升。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据提供的附图获得其他的附图。
图1为本发明实施例提供的MRAM存储器的结构框图;
图2为本发明实施例提供的MRAM存储器的另一结构框图;
图3为本发明实施例提供的MRAM存储器的再一结构框图;
图4为本发明实施例提供的数据读取方法的流程图;
图5为本发明实施例提供的数据存储系统的结构框图;
图6为本发明实施例提供的数据读取方法的另一流程图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
图1为本发明实施例提供的MRAM存储器的结构框图,参照图1,该MRAM存储器可以包括:NAND接口10,MRAM阵列20,页缓冲器(PageBuffer)30;其中,MRAM阵列20可通过页缓冲器30与NAND接口10相连。
在本发明实施例中,NAND接口10作为MRAM存储器的数据接口,可用于接收针对MRAM存储器的数据操作命令;
值得注意的是,NAND接口10可以认为是MRAM存储器众多数据接口中的一个,也可认为MRAM存储器仅有NAND接口10这一个数据接口;
MRAM阵列20为MRAM存储器的核心,可根据NAND接口10所接收的数据操作命令,执行数据操作;
在本发明实施例中,数据操作命令可以包括数据存储命令和数据读取命令,即MRAM阵列20可执行数据存储操作,存储外部数据,也可执行数据读取操作,将MRAM存储器中所存储的数据读出。
对应的,在数据操作命令为数据读取命令时,MRAM阵列可执行数据读取操作,确定出MRAM阵列中的待读取的数据。在确定出MRAM阵列中的待读取的数据后,页缓冲器30可获取并缓存MRAM阵列中待读取的数据,并将所述待读取的数据通过NAND接口10输出至外部设备。
可选的,在本发明实施例中,NAND接口可以为NANDFlash接口,页缓冲器PageBuffer可以为基于SRAM的PageBuffer。
本发明实施例提供的MRAM存储器,由NAND接口作为MRAM存储器的数据接口来接收数据操作命令,使得MRAM存储器能与NAND闪存控制器相兼容,通过NAND闪存技术(NAND闪存技术的数据读取速度远大于写入速度),MRAM存储器能具有较大的数据读取速度;同时,通过页缓冲器缓存MRAM阵列中待读取的数据,以便外部设备从页缓冲器中读取出数据,由于MRAM阵列填充页缓冲器所需太阳城集团较短,并且页缓冲器具有较大的接口数据带宽,因此外部设备从本发明实施例提供的MRAM存储器中读取出数据的太阳城集团,要小于从NAND闪存中读取出数据的太阳城集团;本发明实施例将NAND接口作为MRAM存储器的数据接口,同时将页缓冲器作为外部设备从MRAM存储器中读取出数据的区域,使得MRAM存储器读取数据的速率得到了提升。
图2为本发明实施例提供的MRAM存储器的另一结构框图,结合图1和图2所示,MRAM存储器还可以包括:至少一个译码器40;为便于绘图,图2仅示出了一个数量的译码器,但实际设置上,译码器的数量可以为一个或一个以上。
在本发明实施例中,译码器40可分别与NAND接口10与MRAM阵列20相连,在NAND接口10接收数据操作命令后,译码器40可解析NAND接口10所接收的数据操作命令,并将解析结果传递至MRAM阵列20,以控制MRAM阵列20根据解析结果执行数据操作。
本发明实施例提供的MRAM存储器在数据操作流程上可以如下:NAND接口接收数据操作命令,译码器解析该数据操作命令并将解析结果传递至MRAM阵列,MRAM阵列根据解析结果执行数据操作;对应的,若解析结果为数据存储命令对应的解析结果,则MRAM阵列可确定待存储数据(可选的,待存储数据可携带在数据存储命令中),并存储待存储数据(可选的,若解析结果中存在数据存储地址,则可将待存储数据存储在该数据存储地址对应的区域,若解析结果中不存在数据存储地址,则可随机存储待存储数据);对应的,若解析结果为数据读取命令对应的解析结果,则MRAM阵列可确定MRAM阵列中待读取的数据(可选的,可通过解析结果中携带的数据读取地址,确定MRAM阵列中待读取的数据),并将待读取的数据搬移至页缓冲器,在页缓冲器获取并缓存了MRAM阵列中待读取的数据后,页缓冲器可将所述待读取的数据通过NAND接口输出至外部设备。
图3为本发明实施例提供的MRAM存储器的再一结构框图,结合图1和图3所示,MRAM存储器还可以包括:X方向地址译码器50,Y方向地址译码器60和命令译码器70;X方向地址译码器50,Y方向地址译码器60和命令译码器70均分别与MRAM阵列20相连;
其中,X方向地址译码器50主要用于MRAM阵列20中X方向的地址译码;
Y方向地址译码器60主要用于对MRAM阵列内一行上的存储单元进行译码选通;
命令译码器70的功能与图2所示译码器40的功能类似,可参照。
值得注意的是,本发明实施例中提供的MRAM存储器也可包括图3所示X方向地址译码器50,Y方向地址译码器60和命令译码器70中的至少一个。
前文已述,NAND接口10可以认为是MRAM存储器众多数据接口中的一个;可选的,MRAM存储器还可以包括其他的数据接口,如DDR(双倍速率同步动态随机存储器)接口,和/或,SRAM(静态随机存储器)接口,和/或,SPI(串行外设接口)接口。
经研究,本发明实施例提供的SRAM存储器至少具有如下优点:
MRAM存储器中NAND接口的设置,可使得MRAM存储器能够具有良好的兼容性,可以直接与SOC(SystemonChip,系统级芯片)的NAND闪存控制器相挂接,使得MRAM存储有更广泛的应用。
同时,在做Page读取时,由于MRAM阵列读取速度比NAND闪存更高,而且采用了具有较大数据带宽的PageBuffer,可以使得MRAM存储器达到高于NAND闪存的数据读取速度。
此外,MRAM存储器在挂接到NAND闪存控制器上之后,由于MRAM的高可靠性,不存在NAND闪存需要ECC(ErrorCorrectingCode,错误检查和纠正)纠错的过程,在数据读取过程中可以节省数据纠错的太阳城集团以及软件对存储器进行管理的开销。
并且,由于MRAM存储器的高可靠性,在支持NAND闪存启动的SOC中可以在具有NAND接口的MRAM存储器中存储更多启动代码,而不用担心启动代码因存储阵列的错误而失效。
下面对本发明实施例提供的数据读取方法进行介绍,下文描述的数据读取方法可基于上文描述的MRAM存储器,下文描述内容中涉及MRAM存储的部分可与上文相参照。
图4为本发明实施例提供的数据读取方法的流程图,参照图4,该方法可以包括:
步骤S100、NAND接口接收数据读取命令;
步骤S110、MRAM阵列确定与所述数据读取命令相对应的待读取数据;
可选的,MRAM阵列可通过与NAND接口和MRAM阵列相连的译码器解析NAND接口所接收的数据读取命令,从而获取到解析结果,进而根据解析结果确定与NAND接口所接收的数据读取命令相对应的数据读取地址,确定出与所述数据读取地址相对应的数据;此处所确定的与所述数据读取地址相对应的数据即为MRAM阵列确定的待读取数据。
步骤S120、页缓冲器PageBuffer获取并缓存所述待读取数据,并将所述待读取数据通过所述NAND接口输出。
可选的,页缓冲器可接收MRAM阵列传输的待读取数据,实现所述待读取数据的缓存。对应的,在MRAM阵列确定所述待读取数据后,页缓冲器可接收MRAM阵列传输的所述待读取数据,缓存所述待读取数据。
可选的,在MRAM阵列确定所述待读取数据后,页缓冲器也可主动从MRAM阵列中获取所述待读取数据。
本发明实施例提供的数据读取方法,通过NAND接口接收数据读取命令,使得MRAM存储器能与NAND闪存控制器相兼容,通过NAND闪存技术,MRAM存储器能具有较大的数据读取速度;同时,通过页缓冲器缓存MRAM阵列中待读取的数据,以便外部设备从页缓冲器中读取出数据,由于MRAM阵列填充页缓冲器所需太阳城集团较短,并且页缓冲器具有较大的接口数据带宽,因此外部设备从本发明实施例提供的MRAM存储器中读取出数据的太阳城集团,要小于从NAND闪存中读取出数据的太阳城集团;本发明实施例提供的数据读取方法能提升MRAM存储器读取数据的速率。
可选的,本发明实施例提供的MRAM存储器可挂接NAND闪存控制器。下面对本发明实施例提供的数据存储系统进行介绍,下文描述中涉及MRAM存储器的部分可与上文对应参照。
图5为本发明实施例提供的数据存储系统的结构框图,参照图5,该数据存储系统可以包括:NAND闪存控制器100,和MRAM存储器200;其中,MRAM存储器200可为上文描述的MRAM存储器。
其中,NAND闪存控制器100可用于控制MRAM存储器200存取数据;在连接方式上,NAND闪存控制器可挂接在MRAM存储器200的NAND接口上。
本发明实施例提供的数据存储系统,通过MRAM存储器中NAND接口的设置,可使得MRAM存储器能够与NAND闪存控制器相挂接,使得MRAM存储有更广泛的应用。
此外,MRAM存储器在挂接到NAND闪存控制器上之后,由于MRAM的高可靠性,不存在NAND闪存需要ECC(ErrorCorrectingCode,错误检查和纠正)纠错过程,大大提高了数据存储系统的总体性能。
基于图5所示数据存储系统,下面对本发明实施例提供的另一数据读取方法进行介绍,下文描述的数据读取方法可与上文对应部分相互参照。
图6为本发明实施例提供的数据读取方法的另一流程图,参照图6,该方法可以包括:
步骤S200、NAND闪存控制器发送数据读取命令;
步骤S210、MRAM存储器的NAND接口接收数据读取命令;
步骤S220、MRAM存储器的MRAM阵列确定与所述数据读取命令相对应的待读取数据;
可选的,MRAM阵列可通过MRAM存储器的译码器解析所述NAND接口所接收的数据读取命令,并获取解析结果,从而根据所述解析结果确定与所述数据读取命令相对应的数据读取地址,确定与所述数据读取地址对应的数据为所述待读取数据。
步骤S230、MRAM存储器的页缓冲器获取并缓存所述待读取数据,并在所述NAND闪存控制器的控制下,将所缓存的待读取数据通过所述NAND接口输出至所述NAND闪存控制器。
本发明实施例提供的数据读取方法,将NAND接口作为MRAM存储器的数据接口,同时将页缓冲器作为NAND闪存控制器从MRAM存储器中读取出数据的区域,使得MRAM存储器读取数据的速率得到了提升。
本说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言,由于其与实施例公开的方法相对应,所以描述的比较简单,相关之处参见方法部分说明即可。
对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下,在其它实施例中实现。因此,本发明将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

太阳城集团本文
本文标题:MRAM存储器、数据存储系统及数据读取方法.pdf
链接地址:http://zh228.com/p-6397677.html
太阳城集团我们 - 网站声明 - 网站地图 - 资源地图 - 友情链接 - - 联系我们

copyright@ 2017-2018 zhuanlichaxun.net网站版权所有
经营许可证编号:粤ICP备17046363号-1 
 


收起
展开
葡京赌场|welcome document.write ('');